SiP de die empilhado suporta a integração de vários tipos de dies, como dies de memória e de energia

O SiP de die empilhado suporta a integração de vários tipos de dies, como dies de memória e de energia

1. Características Técnicas:

- Integração Heterogênea 3D para Densidade de Integração Maximizada. O SiP de die empilhado abandona o modo convencional de encapsulamento de chip planar bidimensional. Através de processos de empilhamento vertical, dies nus de diferentes processos e funções, incluindo dies lógicos, dies de memória, dies de RF e dies de sensores, são montados integralmente dentro de um único encapsulamento, quebrando as limitações funcionais de soluções de chip único. Sem depender de um processo de wafer único para integrar vários dispositivos, ele permite a integração perfeita de chips heterogêneos para funções digitais, analógicas, de energia, de sensoriamento e outras. Ele reduz drasticamente o tamanho geral do módulo. Comparado com soluções de integração tradicionais em nível de PCB, o volume total pode ser reduzido em mais de 30%, atendendo perfeitamente aos requisitos de espaço de equipamentos miniaturizados.

- Interconexão de Alta Velocidade e Baixa Perda para Otimização Dupla de Desempenho e Consumo de Energia. Esta tecnologia adota processos avançados de interconexão, como TSV (Through-Silicon Via), hybrid bonding e ultra-fine wire bonding. Ele encurta o caminho de transmissão de sinal entre dies nus da escala de centímetros da fiação convencional de PCB para a escala de micrômetros dentro do encapsulamento, reduzindo drasticamente o atraso na transmissão de sinal, crosstalk, bem como perdas de capacitância e resistência parasitas. Ele melhora efetivamente a estabilidade de transmissão de sinais de alta frequência e mitiga a interferência eletromagnética, ao mesmo tempo em que reduz o consumo de energia para transmissão de dados entre chips. Em cenários de computação de alta velocidade e comunicação de alta frequência, ele oferece desempenho superior em comparação com soluções de encapsulamento tradicionais e atende aos requisitos operacionais de alta largura de banda e baixa latência.

- Desenvolvimento de Baixo Custo e Ciclo Curto para Atender Demandas Fragmentadas. Ao contrário dos chips SoC que exigem design complexo de wafer de processo completo e tape-out, o SiP de die empilhado empilha e integra diretamente dies nus comerciais maduros, reduzindo significativamente os custos de engenharia não recorrentes para o desenvolvimento de chips. Enquanto isso, a arquitetura de empilhamento modular oferece alta flexibilidade. A seleção de chips, camadas de empilhamento e esquemas de interconexão podem ser ajustados sob demanda, o que encurta drasticamente os ciclos de P&D e iteração. Ele pode responder rapidamente a requisitos de produtos de mercado diversos e fragmentados, equilibrando desempenho de ponta e custo-benefício de produção em massa.

2. Campos de Aplicação:

Aplicado em eletrônicos de consumo, comunicação e radiofrequência, eletrônicos industriais e automotivos, eletrônicos médicos e de precisão e outros campos.

3. Serviços de Personalização Personalizada:

Módulos personalizados podem ser produzidos de acordo com os requisitos do cliente para entregar produtos sob medida que satisfaçam as necessidades do cliente.